El centro de investigación belga imec presentó por primera vez el 19 de mayo, durante el foro tecnológico anual ITF World celebrado en Amberes, un dispositivo de cúbit de punto cuántico fabricado mediante litografía ultravioleta extrema de alta apertura numérica (High NA EUV). Este dispositivo comprime el espacio físico entre electrodos de control adyacentes a aproximadamente 6 nanómetros, siendo considerado por la industria como el primer hardware integrado que utiliza este proceso avanzado, lo que marca un salto crucial de la computación cuántica basada en silicio desde los prototipos de laboratorio hacia la producción industrial en masa en obleas de 300 milímetros.
Los cúbits de punto cuántico almacenan información cuántica en el estado de espín de electrones individuales confinados en nanoestructuras de silicio (es decir, capas de puerta). Controlar estos cúbits requiere modelar con precisión nanométrica estructuras de puerta multicapa, donde el espacio entre el "plunger gate" (puerta de inmersión), responsable de la modulación del potencial del punto cuántico, y la puerta de barrera determina directamente la fuerza de acoplamiento entre cúbits y su capacidad antiinterferencias. Kristiaan De Greve, investigador de imec y director del programa de computación cuántica, declaró sin rodeos en el comunicado: "La tecnología High NA EUV permite el modelado preciso de cúbits de punto cuántico de silicio. Dado que la fuerza de acoplamiento entre puntos cuánticos adyacentes crece exponencialmente a medida que se reduce su separación, debemos fabricar de forma fiable espacios de solo unos pocos nanómetros entre los electrodos de control del punto cuántico. Esta es una verdadera proeza de ingeniería, posible gracias a nuestros equipos de integración y modelado, y a la excepcional tecnología High NA EUV de ASML". Esta investigación se llevó a cabo en el laboratorio conjunto High NA de imec y ASML en Veldhoven, Países Bajos.
La importancia fundamental de lograr un espacio de 6 nanómetros radica en que resuelve el cuello de botella físico más crítico para la escalabilidad de los cúbits de silicio. La fuerza de acoplamiento entre puntos cuánticos decae exponencialmente al aumentar la separación; si el espacio no puede reducirse por debajo de los 10 nanómetros, no se puede generar una capacidad de entrelazamiento y operación lógica suficientemente fuerte entre ellos. Al mismo tiempo, los cúbits son extremadamente sensibles al ruido de carga y a los defectos de interfaz: cuanto mayor es el espacio entre puertas, mayor es el área del punto cuántico expuesta al entorno, lo que lo hace más susceptible a las fluctuaciones de carga y a los estados de defectos interfaciales, acelerando la decoherencia cuántica y reduciendo la fidelidad y la tasa de éxito operativa del cúbit. El equipo de imec, utilizando el sistema de litografía High NA EUV de ASML con su fuente de luz ultravioleta extrema de apertura numérica 0.55, superó con creces el límite de resolución de la litografía de inmersión tradicional de 193 nanómetros (0.33 NA), comprimiendo el espacio entre la puerta de canal y la puerta de barrera a 6 nanómetros y fabricando con éxito una red funcional de cúbits. A esta escala, en teoría ya es posible integrar millones de cúbits en un solo chip, cumpliendo con el umbral básico de ingeniería para las computadoras cuánticas prácticas actuales.
Imec eligió los cúbits de espín de punto cuántico de silicio como ruta tecnológica, cuya principal ventaja reside en su alta compatibilidad con los procesos de fabricación de chips CMOS existentes. Sofie Beyne, directora del proyecto e ingeniera de integración cuántica de imec, explicó la elección de esta ruta señalando: "Podemos aprovechar décadas de innovación en semiconductores, reutilizando todo el ecosistema de fabricación de silicio para que los dispositivos cuánticos pasen de ser experimentos de laboratorio a sistemas escalables y fabricables. Esta es precisamente la ventaja distintiva de los cúbits basados en silicio". La estructura de apilamiento de puertas de los dispositivos de punto cuántico de silicio es muy similar a la de los FinFET o los transistores de efecto de campo de puerta envolvente multicanal en chips lógicos avanzados, en módulos de proceso clave como la interconexión metálica multicapa, la deposición de dieléctricos de alta constante k y el grabado por capas atómicas, pudiendo completarse mediante los flujos de proceso maduros de las fábricas de obleas de 300 milímetros existentes. En comparación con otras rutas de computación cuántica como los superconductores o las trampas de iones, la solución basada en silicio no requiere la construcción de fundiciones dedicadas, sino que puede integrarse directamente en la cadena de suministro de semiconductores existente para su validación a escala, razón fundamental por la que la industria la denomina "cúbit de grado industrial".
Los aspectos técnicos destacados de esta presentación también se reflejan en el flujo de aplicación específico del proceso de litografía High NA EUV en la fabricación de dispositivos cuánticos. El equipo de integración y modelado de imec primero cultivó heteroestructuras de silicio/silicio-germanio de alta calidad en obleas de silicio de 300 milímetros, para luego formar la capa inicial del apilamiento de puertas mediante deposición por capas atómicas y pulido químico-mecánico. El paso de litografía High NA EUV es el núcleo de todo el flujo: el sistema óptico de proyección de 0.55 NA enfoca la luz ultravioleta extrema sobre la fotorresistencia, definiendo espacios entre electrodos a nivel de 6 nanómetros en una sola exposición, evitando los errores de superposición y la rugosidad de borde de línea difíciles de controlar en las técnicas tradicionales de modelado múltiple. Tras la exposición, el equipo utilizó un grabado por plasma altamente selectivo para transferir el patrón al material de la puerta metálica, completando la interconexión de electrodos mediante un proceso de damasceno posterior. Todo el flujo del proceso se completó en el entorno estándar de sala blanca de una fábrica de obleas de 300 milímetros, siendo básicamente consistente con el flujo de fabricación de chips lógicos CMOS avanzados.
Anteriormente, imec ya había logrado operaciones de cúbits de espín de alta fidelidad de forma reproducible en estructuras de puntos cuánticos, mediante un flujo de proceso optimizado compatible con fábricas de obleas de 300 milímetros, validando la consistencia de los procesos compatibles con CMOS en la preparación de cúbits. La introducción ahora de la tecnología de litografía High NA EUV desplaza el enfoque de I+D desde prototipos de laboratorio aislados hacia una fase de fabricación estandarizada y reproducible en obleas, demostrando que la tecnología litográfica más avanzada también es aplicable a la fabricación de alta precisión de dispositivos cuánticos. Imec, con sede en Lovaina, Bélgica, cuenta con más de 6500 empleados y unos ingresos de 1200 millones de euros en 2025, ocupando una posición central en el desarrollo de procesos avanzados de semiconductores a nivel mundial. La máquina de litografía High NA EUV se considera ampliamente la tecnología central para el desarrollo de chips lógicos avanzados por debajo de los 2 nanómetros y memorias de alta densidad, y esta demostración de imec indica que esta plataforma tecnológica también promete ser un habilitador clave para el hardware de computación cuántica a escala. Con el equipo High NA EUV instalado y listo en Lovaina, el equipo de investigación ya ha iniciado los preparativos para la siguiente fase de escalado a nivel industrial.