es.wedoany.com Noticia: Advanced Micro Devices (AMD) de Estados Unidos anunció oficialmente el 21 de mayo que su procesador EPYC de sexta generación, con nombre en clave "Venice", ha iniciado el aumento de la producción en masa, utilizando la tecnología de proceso de 2 nanómetros (2nm) más avanzada de TSMC, convirtiéndose en el primer producto de computación de alto rendimiento de 2nm de la industria en entrar en la fase de producción en masa. AMD también reveló por primera vez su producto sucesor "Verano", que ampliará aún más la cartera de productos de CPU para centros de datos en el proceso de 2nm.
La presidenta y directora ejecutiva de AMD, Lisa Su, declaró en el comunicado de prensa oficial que el inicio del aumento de producción de Venice en el proceso de 2nm de TSMC es un paso clave para acelerar el despliegue de la infraestructura de IA de próxima generación. Señaló que, a medida que las cargas de trabajo de IA se expanden rápidamente del entrenamiento y la inferencia a escenarios agénticos cada vez más complejos, la CPU se vuelve más crítica en la coordinación del movimiento de datos, redes, almacenamiento, seguridad y orquestación del sistema. En el mismo anuncio, el presidente y director ejecutivo de TSMC, C.C. Wei, afirmó que el progreso de AMD en el proceso de 2nm de TSMC demuestra la importancia de combinar tecnología de proceso líder con innovación en diseño avanzado.
Venice está diseñado con la nueva microarquitectura Zen 6, pudiendo integrar hasta 256 núcleos físicos y admitiendo 512 hilos, lo que supone un aumento del 33% en el número de núcleos respecto a los 192 núcleos de la generación anterior EPYC Turin. Según las especificaciones técnicas reveladas previamente por AMD, el rendimiento general de Venice puede mejorar hasta un 70% en comparación con la generación anterior, un aumento que proviene, además del mayor número de núcleos, de mejoras en la eficiencia de ejecución de instrucciones por núcleo, la frecuencia de reloj y otros aspectos arquitectónicos. En cuanto al ancho de banda de memoria, Venice eleva el ancho de banda de memoria por zócalo a 1,6 TB/s, más del doble de los 614 GB/s de la línea de productos actual, gracias a la compatibilidad con memoria DDR5 de hasta 16 canales y con tecnologías de memoria avanzadas como MR-DIMM y MCR-DIMM.
En el subsistema de E/S, Venice duplica el ancho de banda de comunicación entre CPU y GPU, lo que se espera lograr mediante la introducción de PCI Express 6.0. La nueva plataforma ofrece hasta 128 carriles PCIe, con una velocidad de transferencia de datos unidireccional de hasta 128 GB/s, lo cual es directamente relevante para el intercambio masivo de datos entre procesadores y aceleradores en el entrenamiento e inferencia de IA. Venice debutará en la nueva plataforma SP7 de AMD, cuyo diseño de zócalo admite una mayor potencia de alimentación, proporcionando la base física para el empaquetado de chips de computación de mayor densidad.
AMD planea dividir Venice en dos versiones principales: la versión estándar Zen 6 con hasta 96 núcleos, y la versión de alta densidad Zen 6c que se expande a 256 núcleos, ambas con soporte para 512 hilos. La versión Zen 6c, orientada a una mayor densidad, tiene un diseño térmico (TDP) de aproximadamente 600W, mientras que la versión estándar ronda los 350 a 400W. Venice ya ha iniciado su producción en masa en las fábricas de TSMC en Taiwán, y AMD también reveló planes futuros para introducir la producción de este producto en la planta de obleas de TSMC en Arizona, Estados Unidos.
El momento del inicio de la producción en masa de Venice coincide con un ciclo en el que las cargas de trabajo de IA agéntica están impulsando una expansión acelerada del despliegue de infraestructura de IA. A medida que la IA evoluciona del entrenamiento de modelos y la inferencia en línea hacia escenarios agénticos que requieren una toma de decisiones autónoma continua, el papel de la CPU en los centros de datos ya no se limita a la computación de propósito general, sino que asume más carga en la programación de tareas, la orquestación del flujo de datos, el control de seguridad y la coordinación a nivel de sistema. Con este anuncio, AMD posiciona claramente a Venice como la base de cómputo para la infraestructura de IA de próxima generación.
En el anuncio de la producción en masa de Venice, AMD también reveló por primera vez su producto sucesor, Verano. Este producto, igualmente basado en el proceso de 2nm de TSMC, es un procesador EPYC optimizado en torno al "rendimiento por dólar y por vatio", diseñado específicamente para cargas de trabajo de computación en la nube e IA. AMD indicó que Verano introducirá innovaciones avanzadas de memoria como LPDDR, para satisfacer la creciente demanda de capacidad y ancho de banda de memoria de las cargas de trabajo de IA agéntica. Según información revelada previamente por directivos de AMD en eventos públicos, se espera que Verano se lance en 2027, enfocándose en escenarios de inferencia de IA.
Este artículo es compilado por Wedoany, las citas de la IA deben indicar la fuente «Wedoany»; si hay alguna infracción u otro problema, por favor notifícanos a tiempo, este sitio lo modificará o eliminará. Correo electrónico: news@wedoany.com
