es.wedoany.com Noticia: La empresa estadounidense de semiconductores Marvell lanzó recientemente el chip de conmutación Teralynx T100, que ofrece una capacidad de conmutación de 102.4 Tbps para la infraestructura de centros de datos de IA y nube.
El escenario de aplicación principal de este chip es la red interna de clústeres de IA a gran escala. Con el rápido aumento en la cantidad de aceleradores GPU y XPU, el cuello de botella de los centros de datos está pasando del rendimiento de un solo chip de cómputo a la eficiencia del intercambio de datos dentro del clúster, la latencia de la red, el control del consumo de energía y la complejidad de la arquitectura. Marvell afirma que el Teralynx T100 utiliza un proceso avanzado de 3 nanómetros, rediseñado para cargas de trabajo de entrenamiento e inferencia de IA, con un consumo de energía típico inferior a 1000 W, que puede reducir el consumo de energía hasta aproximadamente un 25% en comparación con soluciones competidoras similares, y admite una capacidad de expansión horizontal de 512 puertos. Para los operadores de centros de datos a hiperescala y de infraestructura de IA, el chip de conmutación no es el componente de mayor visibilidad externa, pero determina directamente si decenas de miles de aceleradores pueden formar un clúster de cómputo estable, eficiente y de baja latencia. Las plataformas de conmutación de centros de datos tradicionales están más diseñadas en torno a redes empresariales, computación en la nube general y arquitecturas jerárquicas. Cuando las tareas de entrenamiento de IA alcanzan el nivel de decenas o cientos de miles de tarjetas, la jerarquía de red, la cantidad de interconexiones ópticas, el control de congestión, la latencia de cola y el consumo de energía se amplifican en costos sistémicos. El Teralynx T100 intenta reducir los niveles de conmutación y la cantidad de enlaces ópticos dentro del clúster de IA mediante un mayor ancho de banda, una mayor densidad de puertos y una estructura de red más plana, lo que permite que los centros de datos implementen más aceleradores bajo las restricciones de suministro eléctrico existentes y reduzcan la presión de los equipos de red sobre la potencia del rack, la disipación de calor y el costo total de propiedad.
Marvell indicó que el Teralynx T100 comenzará a enviar muestras a los clientes este trimestre y ofrecerá múltiples formas de empaquetado, incluyendo BGA, conexión de cobre coempaquetada y óptica coempaquetada.
Los centros de datos de IA están entrando en una nueva fase donde la potencia de cómputo, la red, la electricidad y la disipación de calor son restricciones conjuntas. En los últimos años, el mercado se ha centrado más en el suministro de GPU, el empaquetado avanzado y la memoria HBM, y el papel de la infraestructura de red en los clústeres de entrenamiento a gran escala está aumentando rápidamente. Si la eficiencia de la red de un clúster de IA es insuficiente, los costosos aceleradores experimentarán problemas como espera de comunicación, ralentización de la sincronización de tareas y prolongación del tiempo de convergencia del entrenamiento, lo que finalmente convierte los costos de adquisición de hardware en pérdidas de utilización. Por lo tanto, el chip de conmutación ha pasado de ser un componente de red de centros de datos tradicional a un semiconductor clave para la expansión escalable de la infraestructura de IA. El Teralynx T100 admite implementaciones de expansión horizontal y vertical, es compatible con la arquitectura Ethernet de IA emergente y los requisitos relacionados de Ultra Ethernet Consortium, e integra capacidades de telemetría, control de congestión nativo de IA y gestión de tráfico de baja latencia. Esto significa que, al planificar clústeres de IA en el futuro, los operadores de centros de datos pueden diseñar arquitecturas en torno a una mayor densidad de puertos, menos niveles de red, menor consumo de energía y formas de interconexión más flexibles. A medida que la potencia de los racks de GPU se acerca o incluso supera los límites de diseño de las salas de servidores tradicionales, la reducción del consumo de energía de los chips de red ya no es solo una optimización de parámetros del equipo, sino que afectará la redundancia de suministro eléctrico, la proporción de refrigeración líquida, la densidad de los racks y el ritmo de expansión de todo el centro de datos. Para los proveedores de servicios en la nube, las empresas de Internet y los operadores de potencia de cómputo de IA, la mejora de la eficiencia de la infraestructura de red afectará directamente el costo de entrenamiento, la latencia de inferencia y la capacidad de entrega de potencia de cómputo.
Este lanzamiento también muestra que la competencia en infraestructura de IA se está extendiendo desde un solo chip de cómputo a enlaces subyacentes como chips de conmutación, interconexiones ópticas, SerDes, sistemas operativos de red y programación de clústeres. Las variables posteriores se centran en la verificación de muestras de clientes, el ritmo de producción en masa, la compatibilidad con diferentes ecosistemas Ethernet de IA y el costo real de implementación de soluciones ópticas coempaquetadas en grandes centros de datos. Si las tecnologías relacionadas ingresan a los clústeres de los principales proveedores de nube, la red de centros de datos de IA se convertirá en un nuevo punto focal de inversión en semiconductores avanzados e infraestructura de nube.
Este artículo es compilado por Wedoany, las citas de la IA deben indicar la fuente «Wedoany»; si hay alguna infracción u otro problema, por favor notifícanos a tiempo, este sitio lo modificará o eliminará. Correo electrónico: news@wedoany.com
