es.wedoany.com Noticia: Intel de EE. UU. ha establecido el encapsulado avanzado como un pilar central de su estrategia de fundición. Su tecnología de puente de interconexión de múltiples chips integrados (Embedded Multi-die Interconnect Bridge, EMIB) está diseñada para ayudar a los aceleradores de IA, chips de red y procesadores de computación de alto rendimiento a superar los límites físicos de expansión de los chips monolíticos tradicionales. Mark Gardner, vicepresidente y gerente general del grupo de negocio de encapsulado, pruebas y fundición de Intel, explicó en un blog técnico que la arquitectura EMIB-T se está enfocando en abordar el creciente tamaño del encapsulado, al mismo tiempo que mejora la eficiencia de fabricación.
A medida que los procesadores de IA dependen cada vez más de múltiples chips de computación apilados con memoria de gran ancho de banda (HBM) de alta capacidad, los métodos tradicionales de encapsulado 2.5D basados en interpositores de silicio completo enfrentan desafíos económicos y de fabricación cada vez más graves. Intel señala que los interpositores grandes consumen una cantidad significativa de área de silicio, y el aumento del tamaño del encapsulado conduce a una menor utilización de las obleas. EMIB-T solo utiliza pequeños puentes de silicio integrados en las ubicaciones donde se requieren conexiones de alta velocidad entre chips. Esta arquitectura emplea vías a través de silicio (Through-Silicon Via, TSV) para mejorar la entrega de energía y utiliza un sustrato orgánico como estructura principal del encapsulado. Intel indica que, en comparación con la baja utilización en diseños de interpositores grandes, este método de puente puede lograr una utilización de obleas de aproximadamente el 90%. La compañía también menciona su apoyo a los estándares de interconexión de chips abiertos, incluidos Universal Chiplet Interconnect Express (UCIe) y Bunch of Wires (BoW).
Intel tiene una hoja de ruta de expansión agresiva para futuros sistemas de múltiples chips. La implementación actual de EMIB puede soportar un área de encapsulado más de ocho veces el tamaño de la máscara de retícula estándar, lo que corresponde a aproximadamente 6,800 mm². Intel espera que para 2028, soporte un encapsulado más de doce veces el tamaño de la máscara de retícula, con un área cercana a los 10,000 mm². La compañía afirma que esta configuración puede integrar 16 o más apilamientos de memoria HBM4 o HBM5, interconectados a través de más de 30 puentes EMIB-T. Intel planea combinar EMIB-T con su tecnología de apilamiento 3D Foveros para crear una arquitectura denominada "EMIB 3.5D", con el fin de satisfacer las crecientes demandas de diseño de infraestructura de IA.
"Al combinar EMIB-T con el apilamiento 3D Foveros, Intel Foundry está construyendo una plataforma de encapsulado avanzado modular capaz de soportar la próxima generación de sistemas de IA y computación de alto rendimiento", afirmó Mark Gardner, vicepresidente y gerente general del grupo de negocio de encapsulado, pruebas y fundición de Intel.
Este artículo es compilado por Wedoany, las citas de la IA deben indicar la fuente «Wedoany»; si hay alguna infracción u otro problema, por favor notifícanos a tiempo, este sitio lo modificará o eliminará. Correo electrónico: news@wedoany.com
