es.wedoany.com Noticia: La empresa taiwanesa de fundición de obleas TSMC planea integrar un billón de transistores en un solo encapsulado para 2030. La ruta tecnológica ya no dependerá únicamente de la miniaturización de un solo proceso, sino que combinará múltiples capacidades como procesos lógicos avanzados, encapsulado avanzado CoWoS, apilamiento a nivel de sistema SoIC y óptica coempaquetada, ofreciendo soluciones de integración de sistemas de mayor densidad para futuros chips de IA y computación de alto rendimiento. Este objetivo implica que la competencia en semiconductores está pasando de la "cantidad de transistores en un solo chip" a la "escala de transistores a nivel de encapsulado del sistema".
La hoja de ruta presentada por TSMC en el Simposio Europeo de Tecnología 2026 muestra que las futuras aplicaciones de IA requerirán unidades de cómputo de mayor escala, memoria de mayor ancho de banda, rutas de interconexión más cortas y transmisión de datos de menor consumo energético. Continuar aumentando el área y la cantidad de transistores en un solo chip se enfrenta a limitaciones de rendimiento de fabricación, tamaño de la máscara, densidad de potencia y costos. La integración de múltiples chips y el encapsulado avanzado, que combinan chips lógicos, memoria HBM de alto ancho de banda, estructuras de interconexión, módulos de conversión optoelectrónica y otras unidades funcionales en un mismo encapsulado, se convierte en una forma clave de seguir mejorando el rendimiento del sistema.
CoWoS es una de las tecnologías centrales en la ruta de encapsulado de chips de IA de TSMC. Esta tecnología combina GPU, aceleradores de IA, memoria HBM y otros chips en un mismo encapsulado a través de interconexiones de alta densidad y un interpositor. Con el aumento de la demanda de entrenamiento e inferencia de modelos grandes, los chips de IA ya no solo dependen del rendimiento de un solo chip de cómputo, sino también del rendimiento de datos entre el chip y la memoria, el área del encapsulado, la capacidad de disipación de calor y el ancho de banda a nivel de sistema. TSMC planea expandir continuamente el tamaño del encapsulado CoWoS, avanzando hacia una versión de 14 veces el tamaño de la máscara en 2028 y una solución de mayor escala en 2029, permitiendo que un solo encapsulado albergue más unidades de cómputo y almacenamiento.
SoIC desempeña un papel clave en la dirección del apilamiento tridimensional. A diferencia del encapsulado lateral tradicional, SoIC puede acortar la distancia de conexión entre chips mediante el apilamiento vertical, mejorando la eficiencia de transmisión de señales y proporcionando más espacio para la integración heterogénea. El objetivo futuro de un billón de transistores en un solo encapsulado no implica fabricar un chip monolítico con un billón de transistores, sino combinar múltiples chiplets de diferentes funciones y procesos en un dispositivo a nivel de sistema mediante chiplets e integración heterogénea 3D. Esta ruta es más adecuada para la computación de IA, ya que los chips de IA necesitan manejar simultáneamente cómputo lógico, acceso a memoria, interconexión de red y control de consumo energético.
La óptica coempaquetada también es una dirección importante en la hoja de ruta de TSMC. A medida que los clústeres de IA se expanden, el costo de mover datos entre chips, encapsulados, servidores y redes de centros de datos aumenta, y las interconexiones eléctricas enfrentan limitaciones en distancia, ancho de banda y consumo energético. La óptica coempaquetada acerca los motores ópticos a los chips de cómputo y conmutación, reduciendo los cuellos de botella en la transmisión de señales eléctricas y proporcionando capacidades de interconexión de alta velocidad para sistemas de IA de mayor escala. TSMC propone utilizar tecnologías como COUPE para respaldar futuras plataformas de encapsulado, lo que indica que el encapsulado avanzado está evolucionando de un "ensamblaje de chips" a una plataforma integrada de cómputo, almacenamiento y comunicación.
Este plan también se alinea con las proyecciones de TSMC sobre el mercado global de semiconductores. TSMC estima que para 2030, el mercado global de semiconductores superará los 1,5 billones de dólares, con la IA y la computación de alto rendimiento ocupando la mayor parte. La demanda de aceleradores de IA en fabricación de obleas, encapsulado avanzado, integración de HBM e interconexión de sistemas aumenta simultáneamente, lo que impulsa a las empresas de fundición a extender su capacidad de producción desde los procesos front-end hasta el encapsulado back-end y la integración de sistemas. Para TSMC, el objetivo de un billón de transistores en un solo encapsulado es tanto una ruta tecnológica como una demostración de su capacidad de suministro a largo plazo para clientes de IA.
Desde la perspectiva del impacto industrial, el plan de TSMC fortalecerá la posición del encapsulado avanzado en la competencia de semiconductores. En el pasado, el nodo de proceso era el principal indicador de la capacidad tecnológica de una fundición; ahora, los clientes se centran más en si pueden obtener una mayor potencia de cómputo del sistema con un consumo energético controlable y costos de fabricación manejables. NVIDIA, AMD, Broadcom, los chips de diseño propio de proveedores de servicios en la nube y las plataformas de servidores de IA requieren la coordinación de procesos front-end, capacidad de encapsulado, suministro de HBM e interconexión de alta velocidad. Quien pueda ofrecer una capacidad de fabricación a nivel de sistema más completa tendrá más probabilidades de ocupar una posición clave en la cadena de suministro de chips de IA.
Sin embargo, el objetivo de un billón de transistores en un solo encapsulado para 2030 sigue siendo una meta de hoja de ruta, no una producción en masa ya lograda. Su viabilidad depende del rendimiento del encapsulado avanzado, el suministro de HBM, los materiales de disipación de calor, el sustrato del encapsulado, la madurez de la interconexión óptica, las herramientas de diseño y los ciclos de producto de los clientes. En particular, la deformación, el estrés térmico, la fiabilidad de la interconexión y los costos de prueba asociados con tamaños de encapsulado extremadamente grandes afectarán la velocidad de comercialización. TSMC necesita una coordinación continua entre procesos, encapsulado, materiales y diseño de sistemas para convertir la hoja de ruta en una plataforma de computación de IA producible en masa.
El plan de TSMC para lograr un billón de transistores en un solo encapsulado para 2030 muestra que la evolución de la tecnología de semiconductores está entrando en una nueva fase impulsada por la "integración de sistemas". Los procesos avanzados siguen siendo importantes, pero la miniaturización de transistores por sí sola ya no puede satisfacer la creciente demanda de potencia de cómputo de la IA. En los próximos años, CoWoS, SoIC, la óptica coempaquetada y el diseño de chiplets determinarán conjuntamente el límite superior del rendimiento de los chips de IA, y también remodelarán la división del trabajo en las cadenas industriales de fundición de obleas, encapsulado y pruebas, almacenamiento, comunicaciones ópticas y servidores.
Este artículo es compilado por Wedoany, las citas de la IA deben indicar la fuente «Wedoany»; si hay alguna infracción u otro problema, por favor notifícanos a tiempo, este sitio lo modificará o eliminará. Correo electrónico: news@wedoany.com
