es.wedoany.com Noticia: La Universidad de Ciencia y Tecnología de Pohang (POSTECH) ha desarrollado una nueva tecnología de apilamiento de chips que permite apilar de manera estable más de 10 capas de chips semiconductores ultrafinos. La investigación está liderada por el equipo del profesor Kim Seok, y los resultados se han publicado en la revista internacional de ingeniería interdisciplinaria Results in Engineering.

La memoria de alto ancho de banda (HBM) se construye apilando verticalmente múltiples chips de memoria. A medida que el grosor de los chips se reduce a decenas de micrómetros o menos, el riesgo de curvatura y fractura aumenta significativamente, y cuantas más capas se apilan, mayores son los desafíos técnicos. Para abordar este problema, el equipo de Kim Seok desarrolló un nuevo proceso que integra la transferencia de chips y la unión metálica en un solo paso. Este proceso incluye dos tecnologías clave: una técnica de transferencia que permite el posicionamiento preciso de los chips, y una técnica de unión in situ que forma interconexiones metálicas durante el proceso de transferencia. Según los informes, este proceso puede completar en un solo paso la transferencia, la unión y la conexión eléctrica de los chips.

La densidad de integración de esta tecnología es aproximadamente 4 veces mayor que la de la memoria HBM tradicional de 12 capas, lo que permite aumentar significativamente el número de capas apiladas en la misma altura de empaquetado. El nuevo proceso puede apilar de manera estable más de 10 capas de chips ultrafinos en condiciones suaves, por debajo de 180 °C y con una presión inferior a 20 kPa. Después de múltiples operaciones de apilamiento, el error de alineación entre capas se mantiene en niveles extremadamente bajos, y el problema de curvatura de los chips mejora notablemente. Para verificar la viabilidad del proceso, el equipo fabricó chips ultrafinos de silicio con un grosor de aproximadamente 14 micrómetros, cada uno equipado con estructuras de interconexión vertical y enrutamiento horizontal optimizadas para el apilamiento multicapa.

Los informes señalan que esta tecnología puede integrar más chips en la misma área de empaquetado, lo que podría mejorar significativamente el rendimiento de los semiconductores de IA. Además, también se puede aplicar en el campo del empaquetado de chips (Chiplet), que integra múltiples chips funcionales en un mismo paquete, así como en dispositivos de visualización Micro LED de próxima generación.