es.wedoany.com Noticia: La capacidad de producción de PIC de fotónica de silicio de TSMC se expandirá rápidamente. Según estimaciones de analistas, su capacidad mensual pasará de aproximadamente 500 obleas actualmente a 10,000 obleas por mes en el segundo trimestre de 2026, aumentando aún más a 15,000 en el cuarto trimestre, y alcanzando al menos 25,000 obleas por mes para 2028. El PIC es el componente central del motor óptico CPO, responsable de la conversión, guiado y acoplamiento de señales eléctricas y ópticas. A medida que los clústeres de servidores de IA se expanden, el ancho de banda de los conmutadores avanza de 25T y 50T a 100T y 200T, lo que impulsa una demanda creciente de motores ópticos. El progreso de la plataforma COUPE de TSMC se ha convertido en un foco de atención del mercado.
Según cálculos de analistas, con 648 chips por oblea, después de que la capacidad mensual de PIC de TSMC aumente de 500 a 10,000 obleas, la producción anualizada de PIC podría pasar de aproximadamente 4 millones a 78 millones de unidades; si alcanza las 25,000 obleas por mes, la producción anualizada de PIC podría llegar a 194 millones de unidades. Suponiendo una tasa de rendimiento del 50% para SoIC, la producción de motores ópticos sería de aproximadamente 2 millones, 39 millones y 97 millones de unidades, respectivamente; si se incluye la tasa de rendimiento del ensamblaje downstream, los envíos reales de motores ópticos se estiman en aproximadamente 390,000, 7.78 millones y 48.6 millones de unidades, respectivamente. Debido a los recursos limitados de PIC en las etapas iniciales, los principales clientes de producción en masa de la plataforma COUPE de TSMC entre 2026 y 2027 probablemente serán NVIDIA, Broadcom y AMD; una vez que la capacidad se expanda aún más en 2028, los proyectos CPO de clientes como MediaTek, Marvell y Ayar Labs también podrían ingresar a la plataforma de producción en masa de TSMC. Sin embargo, el aumento de la capacidad de PIC no equivale a un despliegue inmediato y completo de CPO, ya que las etapas posteriores aún requieren múltiples procesos, como integración SoIC, pruebas optoelectrónicas, encapsulado de motores ópticos, acoplamiento FAU y verificación a nivel de sistema. Los analistas señalan que la expansión de la capacidad de PIC de TSMC tiene tres implicaciones importantes. Primero, representa que CPO está pasando gradualmente de la experimentación y la verificación a pequeña escala a la preparación para la producción en masa; segundo, la combinación de fotónica de silicio con empaquetado avanzado permitirá que COUPE, SoIC y CoWoS formen una plataforma de integración optoelectrónica de IA más completa; tercero, el aumento de volumen de PIC impulsará simultáneamente la demanda de FAU, láseres, pruebas ópticas, tarjetas de sonda, zócalos de prueba y equipos de automatización.
A medida que el diseño de GPU avanza hacia conexiones entre chips más densas y velocidades de transferencia de datos más rápidas, los gigantes globales de la fundición de obleas están ingresando al campo de la fotónica de silicio. Se espera que la plataforma de fotónica de silicio COUPE de TSMC entre en producción en masa en 2026, lo que marca un paso clave en el despliegue de dispositivos ópticos coempaquetados (CPO). COUPE utiliza la tecnología de apilamiento de chips SoIC-X, colocando directamente el chip electrónico sobre el chip fotónico, logrando una impedancia ultrabaja en la interfaz entre chips y una mayor eficiencia energética en comparación con los métodos de apilamiento tradicionales. La hoja de ruta de esta tecnología tiene como objetivo completar la certificación de dispositivos pequeños conectables en 2025, seguida de la integración CPO basada en CoWoS en 2026. TSMC afirma que COUPE, a través de su arquitectura de integración basada en interpositor, logra una mejora de 5 a 10 veces en eficiencia energética, una reducción de 10 a 20 veces en latencia y una huella más compacta. Shang Hou, director de integración de empaquetado avanzado de TSMC, indicó que la tecnología COUPE permite la integración heterogénea de circuitos integrados electrónicos y fotónicos, y planea su producción en masa este año. También destacó tres desafíos clave para la aplicación a escala de CPO: pruebas a nivel de oblea, integración de unidades de matriz de fibra y ensamblaje de empaquetado óptico de alta velocidad.
El avance del desarrollo de CPO depende de la innovación colaborativa en toda la cadena de suministro. Además de TSMC, empresas globales como Coherent y Sumitomo Electric también proporcionan materiales clave y tecnología láser, y el líder en equipos de prueba Advantest también está desarrollando soluciones de fotónica de silicio. El negocio de fundición de Samsung ha ingresado oficialmente al campo de la fotónica de silicio, planeando lanzar un motor óptico basado en tecnología de unión por termocompresión en 2027, seguido de un servicio llave en mano de dispositivos ópticos coempaquetados en 2029. Este plan se anunció el 17 de marzo en la Conferencia de Comunicación por Fibra Óptica de 2026. La plataforma de Samsung utilizará procesos de obleas de 300 mm para la producción inicial. En las etapas iniciales, Samsung se centrará en circuitos integrados fotónicos, y los clientes potenciales podrían incluir fabricantes de módulos ópticos como Coherent y Lumentum, así como empresas fabless que están desarrollando sus propios PIC. La fundición de Samsung también destacó su capacidad de memoria verticalmente integrada. A diferencia de TSMC, que no produce memoria y depende de que los clientes adquieran HBM externamente, Samsung enfatiza su capacidad para ofrecer HBM, servicios de fundición, empaquetado avanzado y tecnología de fotónica de silicio en una única plataforma verticalmente integrada.
