es.wedoany.com Noticia: Huawei ha propuesto una solución para los límites físicos de la Ley de Moore, denominada Ley de Escalado τ (Tau Scaling Law). Esta ley traslada el enfoque del desarrollo de chips desde la mera reducción del tamaño de los transistores hacia la disminución del tiempo de transmisión de señales dentro del chip y del sistema informático.
A medida que los transistores se acercan al límite de la escala atómica, la Ley de Moore, de la que la industria de semiconductores ha dependido durante años, enfrenta desafíos tanto físicos como económicos. La Ley de Escalado τ de Huawei busca prolongar el crecimiento del rendimiento mejorando la eficiencia de la transmisión de datos en chips y sistemas informáticos. La empresa está desarrollando tecnologías como LogicFolding (plegado lógico) basadas en este principio, transformando la arquitectura de los chips de un diseño bidimensional tradicional a una disposición tridimensional. Este método crea un mecanismo de optimización multinivel que abarca dispositivos semiconductores, circuitos, chips y sistemas, con el objetivo de acortar el tiempo de transmisión de datos y mejorar la velocidad y la eficiencia energética.
He Tingbo, presidente adjunto de Huawei, presentó este avance en el Simposio Internacional de Circuitos y Sistemas IEEE 2026, celebrado en Shanghái. Colegas y compañeros han denominado la Ley de Escalado τ como "Ley de Her", en honor al apellido de He Tingbo. LogicFolding es el núcleo de este enfoque arquitectónico. En los diseños bidimensionales tradicionales, las señales recorren distancias laterales más largas sobre una superficie plana similar a una rejilla. LogicFolding apila directamente múltiples circuitos planos bidimensionales para formar una disposición vertical, similar a un edificio de varias plantas, acortando la distancia entre los circuitos centrales. Cuando el diseño lógico se pliega, la resistencia y la carga capacitiva de la propagación de señales se reducen, lo que podría desbloquear una nueva dimensión en la velocidad de cómputo.
Bajo el mecanismo de optimización multinivel, Huawei reduce la constante de tiempo τ en cuatro capas de la pila tecnológica. A nivel de dispositivo, se optimizan la resistencia y la capacitancia parásita de los transistores e interconexiones; a nivel de circuito, se acorta el enrutamiento de rutas críticas mediante LogicFolding y se reduce la carga de propagación de señales. En su discurso, He Tingbo discutió la aplicación de esta ley en teléfonos inteligentes y computación de IA. En los últimos seis años, Huawei ha diseñado y producido en masa 381 chips basados en la Ley de Escalado τ, utilizados en múltiples industrias y mercados. El chip Kirin, cuyo lanzamiento está previsto para el otoño de 2026, será el primer producto en adoptar la arquitectura LogicFolding. Para 2031, se espera que los chips de gama alta de Huawei diseñados bajo la Ley de Escalado τ tengan una densidad de transistores equivalente a un proceso de 14 Å, es decir, una escala de 1,4 nanómetros. Huawei ha expresado su deseo de colaborar con científicos, ingenieros y socios industriales de todo el mundo para impulsar el desarrollo del sector electrónico.
Este artículo es compilado por Wedoany, las citas de la IA deben indicar la fuente «Wedoany»; si hay alguna infracción u otro problema, por favor notifícanos a tiempo, este sitio lo modificará o eliminará. Correo electrónico: news@wedoany.com
