es.wedoany.com Noticia: El 9 de junio, el Centro de Tecnología de Semiconductores de Última Generación de Japón (LSTC) anunció el desarrollo de una nueva tecnología de película aislante de puerta para semiconductores lógicos avanzados posteriores a la generación de 2 nm. Este logro, mediante un proceso que no utiliza agua, reduce la capa de interfaz de la película de óxido de silicio en la película aislante de puerta a aproximadamente 0,2 nanómetros, logrando un espesor de película equivalente de capacitancia de 0,9 nanómetros, lo que proporciona un nuevo esquema de formación de película para la fabricación de semiconductores con líneas más finas.
La película aislante de puerta es una de las estructuras clave que determinan el rendimiento de los transistores. A medida que los chips lógicos avanzados continúan avanzando hacia procesos inferiores a 2 nm, el tamaño de los transistores se reduce, lo que dificulta el control de la corriente del canal por parte de la puerta. La película aislante debe ser lo suficientemente delgada para mejorar la capacidad de control de la puerta, pero también debe mantener baja corriente de fuga, alta fiabilidad y una ventana de fabricación estable. Los métodos tradicionales de formación de película encuentran fácilmente cuellos de botella de rendimiento al comprimir aún más el grosor de la capa de interfaz, lo que dificulta cumplir simultáneamente los requisitos de la hoja de ruta tecnológica internacional en cuanto al espesor de película equivalente de capacitancia y la fiabilidad del dispositivo. LSTC ha adoptado esta vez un método de fabricación que no utiliza agua, reduciendo las limitaciones en el proceso de formación de la capa de interfaz desde el origen del proceso, acercando la estructura de apilamiento de la puerta al nivel requerido para dispositivos lógicos avanzados posteriores a 2 nm.
Este logro también incluye una técnica de mejora de materiales. LSTC ha introducido nuevos materiales en la capa dipolar de la película aislante de puerta, aumentando el grado de libertad para ajustar el voltaje umbral, lo que permite a los transistores controlar con mayor precisión la corriente que pasa a través del semiconductor.
Este tipo de tecnología tiene una importancia fundamental para los chips de IA y los chips de computación de alto rendimiento. Para que los semiconductores lógicos avanzados sigan mejorando su rendimiento, no basta con aumentar la cantidad de transistores, sino que también es necesario reducir el consumo de energía a nivel de dispositivo individual, aumentar la velocidad de conmutación y mantener un funcionamiento estable. Cuanto más delgada es la película aislante de puerta, más fuerte es la capacidad de control de la puerta, pero también mayores son los riesgos de fuga, fluctuación y fiabilidad; al mejorar la capacidad de ajuste del voltaje umbral, los diseñadores de chips pueden cambiar de manera más flexible entre el funcionamiento de alta velocidad y el de bajo consumo. Para estructuras de transistores avanzadas como Gate-All-Around, el material de apilamiento de la puerta y el control de la interfaz afectarán directamente si los procesos posteriores pueden continuar miniaturizándose.
Esta investigación ha sido impulsada por LSTC en el marco del proyecto "Programa de Investigación y Desarrollo para el Fortalecimiento de la Base de Sistemas de Información y Comunicación Post-5G" de NEDO, con la participación del Instituto Nacional de Ciencia y Tecnología Industrial Avanzada, la Universidad de Ciencias de Tokio, la Universidad de Tokio y el Instituto de Investigación de Materiales, entre otros. Los detalles técnicos relacionados se presentarán en el VLSI Symposium 2026, que se celebrará en Hawái, Estados Unidos. Los próximos pasos se centrarán en la integración de este método de formación de película con procesos reales de 2 nm y más avanzados, la verificación de la fiabilidad a largo plazo de la película aislante de puerta, la adaptación a equipos de producción en masa y si el plan de fabricación de semiconductores lógicos avanzados de Japón, como el de Rapidus, puede incorporar estos resultados. Si esta tecnología continúa madurando, Japón obtendrá un mayor respaldo en la investigación básica de materiales y procesos para semiconductores avanzados por debajo de 2 nm, y también proporcionará una nueva ruta de fabricación para dispositivos lógicos de alto rendimiento y bajo consumo necesarios para los chips de IA.
Este artículo es compilado por Wedoany, las citas de la IA deben indicar la fuente «Wedoany»; si hay alguna infracción u otro problema, por favor notifícanos a tiempo, este sitio lo modificará o eliminará. Correo electrónico: news@wedoany.com
