es.wedoany.com Noticia: Intel ha solicitado una patente para una nueva arquitectura de memoria de alta velocidad denominada Cross-Batch Memory (XBM), con el objetivo de abordar los problemas de coste y empaquetado del HBM tradicional desde un enfoque diferente. Esta patente, publicada el 2 de julio de 2026 (presentada el 26 de diciembre de 2024) y propuesta por Underfox, describe XBM como una "memoria de ancho de banda ultraalto con transistores de back-end". Su objetivo principal es reemplazar la DRAM tradicional y su interfaz ultraancha con transistores de proceso back-end (BEOL) y enlaces serie UCIe (Universal Chiplet Interconnect Express) de interconexión rápida para chiplets genéricos, manteniendo un tamaño físico comparable al de HBM4.
Para entender los cambios propuestos por Intel, es necesario conocer el funcionamiento del HBM estándar. El HBM apila verticalmente chips de DRAM sobre un chip base lógico, conectados mediante through-silicon vias (TSV), y se comunica con el procesador a través de un interpositor de silicio utilizando una interfaz paralela extremadamente ancha (aproximadamente 1.024 bits por pila). Es precisamente esta anchura la que proporciona un alto ancho de banda, pero también provoca altos costes de empaquetado y dificulta la escalabilidad, ya que cada línea debe cablearse a través del interpositor entre la memoria y el chip de cálculo. A medida que la velocidad de los aceleradores de IA supera la capacidad de suministro de la memoria, el "cuello de botella de la memoria" se ha convertido en el principal obstáculo para el rendimiento, lo que ha llevado a casi todos los grandes fabricantes de chips a centrar sus innovaciones en la interfaz y el apilamiento.
El primer cambio importante de XBM reside en su estructura. Mientras que las celdas de DRAM tradicionales se construyen en el proceso front-end (FEOL), XBM traslada las celdas 1T1C al proceso back-end (BEOL), utilizando transistores de película delgada para construir la memoria en la pila de metales y vías situada sobre la capa de transistores, lo que permite empaquetar el chip en muchos bloques de memoria pequeños direccionables de forma independiente.
El segundo cambio es la interfaz. En lugar de utilizar la amplia PHY paralela del HBM, XBM serializa los datos en haces UCIe de 32 GT/s, siendo el chip base el encargado de los pasos de serialización/deserialización. La adopción de una interconexión estándar para chiplets convierte este diseño en un diseño "nativo de chiplets", que, según Intel, resulta en un empaquetado más sencillo y económico que las pilas de HBM limitadas por el interpositor. Los 32 GT/s ya son la velocidad máxima de datos actual de UCIe, y la interfaz opera en el límite de la especificación.
La patente detalla la estructura de empaquetado de memoria (MoP) y el "voladizo inverso", con el objetivo de reducir la altura de la pila (altura Z) —el MoP tradicional puede añadir entre 300 y 350 micrómetros—, eliminar los refuerzos utilizados para controlar la deformación y alimentar directamente la DRAM desde el regulador de voltaje. Esta es la base de la afirmación de un "empaquetado más pequeño y económico".
XBM no debe confundirse con ZAM (Z-Angle Memory), una arquitectura desarrollada conjuntamente por Intel y la filial de SoftBank, SAIMEMORY. La innovación de ZAM reside en el lado de la unión —una pila de unión por difusión de nueve capas que utiliza DRAM mayoritariamente tradicional, con un grosor de silicio entre capas de aproximadamente 3 micrómetros— y se informa que apunta a aproximadamente el doble de la densidad de ancho de banda de HBM4, con un objetivo de comercialización fijado para 2029. XBM, por su parte, es una presentación independiente de Intel que modifica tanto los transistores de la DRAM como la interfaz. Esto demuestra que Intel está avanzando en paralelo al menos dos alternativas al HBM. Actualmente, la patente se presentó hace 18 meses y aún no hay producto ni hoja de ruta; la interfaz UCIe ya está en su límite de velocidad y la DRAM BEOL aún no ha sido validada a escala de fabricación.
Para la industria, esta patente indica que Intel está buscando seriamente alternativas al HBM tradicional. Si se implementa con éxito, XBM podría reducir significativamente los costes de los sistemas de IA al eliminar la necesidad de costosos interpositores de silicio.
